राष्ट्रीय प्रौद्योगिकी संस्थान कुरुक्षेत्र

इलेक्ट्रॉनिक्स_और_संचार_इंजीनियरिंग विभाग

संकाय

नाम : आशुतोष नंदी
पद : सहेयक_प्रोफेसर
योग्यता : पीएचडी ( माइक्रोइलेक्ट्रॉनिक और वीएलएसआई ) - आईआईटी रुड़की एम टेक ( वीएलएसआई डिजाइन ) - एनआईटी हमीरपुर
वर्तमान पता :

DB -36 , एनआईटी कुरुक्षेत्र , हरियाणा , भारत - 136119


फ़ोन- 1 (office) : 7206227623, +917206227623, 01744-233 339
ईमेल पता : ashutosh.chl@gmail.com

पंसदीदा छेत्र :

  • कम शक्ति और कम तापमान वीएलएसआई डिजाइन, डिजिटल / एनालॉग डोमेन डिवाइस सर्किट सह डिजाइन , multigate अर्धचालक उपकरणों के उपकरण मॉडलिंग ।
  • गेट योग्य छात्रों को, जो मुझे के अंतर्गत पीएचडी या किसी भी शोध उन्मुख काम पर्स चाहते हैं, हमेशा स्वागत है।

अनुभव :

  • 2000 - 2008: भारतीय नौसेना
  • सितम्बर 2013 - आज तक: राष्ट्रीय प्रौद्योगिकी संस्थान कुरुक्षेत्र

अन्य :

जोअनुसंधान प्रकाशन:

चुने गए पत्रों की सूची:

  • नंदी एट अल।, "डिजाइन और कम से 12nm गेट लंबाई दोहरे कश्मीर स्पेसर आधारित Underlap एन / पी-FinFET के अनुरूप प्रदर्शन का विश्लेषण," इलेक्ट्रॉन उपकरण, वॉल्यूम पर आईईईई लेनदेन। 60, नहीं। 5, पीपी। 1529-1535, मई 2013।
  •  नंदी एट अल।, इलेक्ट्रॉन उपकरण पर आईईईई लेनदेन, वॉल्यूम "डबल फाटक MOSFET पर विचार स्रोत / का विश्लेषणात्मक मॉडलिंग पार्श्व gussian डोपिंग प्रोफाइल, नाली"। 60, नहीं। 11, पीपी। 3705-3709, Nov, 2013।
  •  नंदी एट अल।, आईईईई लेनदेन इलेक्ट्रॉन उपकरण, वॉल्यूम पर "Underlap FinFET की कम तापमान एनालॉग प्रदर्शन स्केल्ड गेट लंबाई में बढ़ाना,"। 61, नहीं। 11, पीपी। 3619-3624, दिसंबर 2014।
  • नंदी एट अल।, "Underlap FinFET के अनुरूप प्रदर्शन पर दोहरे कश्मीर स्पेसर का प्रभाव," Elsevier माइक्रोइलेक्ट्रॉनिक जर्नल, वॉल्यूम। 43, पृ। 883-887, 2012।
  • नंदी एट अल।, "ऑक्साइड मोटाई और एस / डी जंक्शन गहराई के आधार रूपांतर वाकिफ ओटीए डिजाइन Underlap FinFET का प्रयोग," Elsevier माइक्रोइलेक्ट्रॉनिक जर्नल, वॉल्यूम। 55, पृ। 19-25, 2016।
  • नंदी एट अल।, "दोहरे कश्मीर स्पेसर के अनुरूप प्रदर्शन के विश्लेषण के आधार Underlap FinFET," वीएलएसआई डिजाइन और परीक्षण पर 16 वीं अंतर्राष्ट्रीय संगोष्ठी में (VDAT 2012), स्प्रिंगर LNCS 7373, पृ। 46-51 जुलाई 1-4, 2012।
  • नंदी एट अल।, "डिजाइन और अल्ट्रा कम शक्ति अनुप्रयोगों के लिए उप-डीटी उप-मास्क Logics का विश्लेषण," कम पावर इलेक्ट्रॉनिक्स, अमेरिकी वैज्ञानिक प्रकाशक, कैलिफोर्निया, संयुक्त राज्य अमेरिका, वॉल्यूम के जर्नल। 6 नहीं। 4, पीपी। 513-520, 2010।
  • नंदी एट अल।, "मजबूत subthreshold सर्किट डिजाइन उप दहलीज स्रोत युग्मित तर्क का उपयोग," इलेक्ट्रॉनिक्स इंजीनियरिंग, वॉल्यूम के इंटरनेशनल जर्नल। द्वितीय, नंबर 1, पीपी। 219-223, जून। 2010।
  • पी आर कोशल और ए नंदी, "गेट Underlap के साथ एक डबल-गेट MOSFET की फ्रिंज समाई मॉडल," आईईईई Intl। सम्मेलन। इलेक्ट्रॉनिक्स, सूचना एवं कॉम में हाल के रुझानों पर। टेक। (RTEICT), 2016।
  • एच पटेल और ए नंदी। "डिजिटल सिग्नल प्रोसेसिंग आवेदन के लिए संशोधित त्रुटि सहिष्णु योजक," आईईईई Intl। सम्मेलन। माइक्रो इलेक्ट्रॉनिक्स और टेलीकम्युनिकेशन इंजीनियरिंग (ICMETE), pp.293-295, सितम्बर 2016 पर।
  • आर के शर्मा और ए नंदी, "subthreshold ढाल बदलाव डबल फाटक Ferroelectric FET में Si का प्रयोग: HfO2 गेट ऑक्साइड के रूप में," Intl। सम्मेलन। इलेक्ट्रिकल, इलेक्ट्रॉनिक्स, कंप्यूटर विज्ञान और गणित शारीरिक शिक्षा और प्रबंधन (ICEECMPE) जुलाई 2016 को।
  • आर के शर्मा और ए नंदी, "सी की स्मृति विंडो में बदलाव की स्टडी: HfO2 आधारित एमएफआई-FET," माइक्रो इलेक्ट्रॉनिक्स और टेलीकम्युनिकेशन इंजीनियरिंग पर अंतर्राष्ट्रीय सम्मेलन (ICMETE), पीपी 426-428, सितम्बर 2016 की कार्यवाही।।
  • ए मित्तल और ए नंदी, 44 वें आईआरएफ अंतर्राष्ट्रीय सम्मेलन की कार्यवाही, पृ। 57-60, नवम्बर 2015 "के 16-बिट एफआईआर फ़िल्टर कैरी बचाना योजक के साथ वैदिक गुणक का उपयोग, डिजाइन"।
  • एन गोयल और ए नंदी, आईईईई Intl "एफआईआर फ़िल्टर FCSD प्रतिनिधित्व, का उपयोग करने का डिजाइन"। सम्मेलन। COMP पर। इंटेल। और कॉम। टेक। (CICT), पीपी। 617-620, Feb, 2015।

 पुरस्कार:

  • पूर्ण समय मानव संसाधन विकास मंत्रालय एनआईटी हमीरपुर और आईआईटी रुड़की में अनुसंधान विद्वान प्रायोजित।
  • 2003/04/12 पर नौसेना के चीफ आफ स्टाफ द्वारा प्रशस्ति।
  • फ्लैग ऑफिसर द्वारा नकद पुरस्कार कमांडिंग-इन-चीफ के दक्षिणी नौसेना कमान के 2005/04/12 पर।

पीएचडी देखरेख:
जा पर पीएचडी:

  1. Subham तायल "multigate MOSFETs के अनुरूप प्रदर्शन विश्लेषण"
  2. शिखर गुप्ता "Underlap FinFET की डिवाइस सर्किट सह डिजाइन मुद्दों"

M.Tech Dissertations:
एमटेक पूरा हुआ:
1) अशोक कुमार: subthreshold शासन में सुधार डीजी MOSFET के विश्लेषणात्मक मॉडलिंग
2) Vikee: विश्लेषणात्मक चर जुदाई विधि के साथ Junctionless ट्रांजिस्टर की मॉडलिंग
3) राजन वर्मा: Verilog-ए multigate MOSFETs की मॉडलिंग
4) नेहा गोयल: Xilinx मंच पर डिजाइन और एफआईआर फिल्टर का विश्लेषण
5) अनुभूति मित्तल: 16-आदेश प्राथमिकी का तुलनात्मक विश्लेषण Xilinx प्लेटफार्म पर फ़िल्टर
6) हार्दिक पटेल: उच्च गति कम पावर सर्किट के लिए त्रुटि सहिष्णु Adders का तुलनात्मक अध्ययन
7) Pruthvi कोशल: underlapped डीजी MOSFET के विश्लेषणात्मक फ्रिंज समाई मॉडल
8) रवि शर्मा: Ferroelectric DGFET की TCAD अनुकरण अध्ययन